23 releases (11 stable)

4.4.0 May 14, 2024
4.3.0 Feb 6, 2024
4.2.0 Jan 26, 2024
4.1.0 Dec 11, 2023
3.10.0 Jul 18, 2023

#277 in Embedded development

Download history 34/week @ 2024-06-15 36/week @ 2024-06-22 24/week @ 2024-07-06 1/week @ 2024-07-13 11/week @ 2024-07-20 33/week @ 2024-07-27 35/week @ 2024-08-03 6/week @ 2024-08-10 15/week @ 2024-08-17 2/week @ 2024-08-24 13/week @ 2024-08-31 12/week @ 2024-09-07 7/week @ 2024-09-14 41/week @ 2024-09-21 28/week @ 2024-09-28

91 downloads per month

MIT license

675KB
14K SLoC

C 11K SLoC // 0.2% comments Python 2K SLoC // 0.2% comments Shell 472 SLoC // 0.1% comments Perl 195 SLoC // 0.1% comments Rust 164 SLoC // 0.0% comments Batch 32 SLoC // 0.1% comments

Core of Command Centric Architecture

C2A

  • Command Centric Architecture
  • OBC 搭載フライトソフトウェアフレームワーク
  • 本リポジトリは, ArkEdge Space Inc. による C2A の先行開発のため,ut-issl/c2a-core v3.10.0 から fork したもの
  • v3 系列の開発は ut-issl/c2a-core で引き続き行われる

C2A core

  • 各 C2A で共通利用される C2A の中核部のコード
  • 基本的には,各々の C2A user repository (サンプル: TBW) にて, git submodule で参照される.
  • core 開発のための最小限の user 部は examples にあり,これを用いてビルドし,検証する.

ドキュメント

開発

セットアップ

  1. clone 後, setup.bat or setup.sh を実行

Kanban (開発マイルストーンなど)

SILS (Software-In-the-Loop-Simulation) 環境

  • C2A は,フライトソフトウェアがそのまま実行できる SILS 環境を構築できる.
  • つまり,ターゲットの OBC 上で動くソフトウェアが, PC などの上で,そのままエミュレートできる.
  • C2A の SILS runtime として,以下のような実装が存在する.
    • c2a-dev-runtime
      • 開発用の SILS runtime.これが導入済みの C2A user は基本的に cargo run すれば動作する.
      • ドキュメント: docs/sils/c2a_dev_runtime.md
    • S2E
      • 宇宙環境シミュレータ.元々の SILS runtime 実装であり,姿勢制御モジュールなど,宇宙環境模擬が必要な C2A user についてはこちらを用いて検証を行う.
      • 最小限の SILS-S2E は S2E User for C2A Core で実行可能.
  • examples の C2A user は c2a-dev-runtimeS2E User for C2A Core での模擬に対応.
  • examples/mobc(MOBC: Main OBC) と examples/subobc(非 MOBC)を SILS 環境で動作させて接続させることで,C2A 間通信の模擬・検証も行うことができる.

テスト

  • 特定の user を仮定しないと,各種パラメタが確定しないため, examples/mobc でテストする.
  • C2A 間通信に関連する部分のテストのみは examples/subobc を用いる.
  • 詳細は test 参照.

ブランチ

  • main: リリース版(詳細
  • feature/* : 開発ブランチ
  • hotfix/* : 重大バグ修正用ブランチ

採用実績・動作実績

C2A Core の採用実績のある衛星 OBC や動作実績のあるボードの情報をまとめる.

Name Satellite    Lead Institution    Launch / Deploy CPU    Clock              ROM                     RAM                   NVRAM                 Storage                   Interface           Reference
OBC (2U) MAGNARO (Tigris) Inamori Lab. at Nagoya University 2022/10/12 STMicroelectronics STM32F4 90 MHz 2 MiB internal ROM 384 KiB internal RAM, 500 KiB external SRAM 524 KiB MRAM, 131 KiB EEPROM 16 GB SD card UART, SPI, I2C, GPIO, ADC, DCMI [^1]
OBC (1U) MAGNARO (Piscis) Inamori Lab. at Nagoya University 2022/10/12 STMicroelectronics STM32F4 45 MHz 2 MiB internal ROM 384 KiB internal RAM, 500 KiB external SRAM 524 KiB MRAM, 131 KiB EEPROM 16 GB SD card UART, SPI, I2C, GPIO, ADC, DCMI [^1]
MOBC SPHERE-1 EYE Sony Group Corporation, ISSL at the University of Tokyo 2023/01/03 Renesas Electronics SH-2A 200 MHz 2.5 MiB internal ROM 128 KiB internal RAM, 8 MiB external SRAM 2 MiB MRAM 2 GiB NAND flash memory UART (RS422, LVTTL), CCSDS (LVTTL), GPIO (LVTTL), ADC
AOBC SPHERE-1 EYE Sony Group Corporation, ISSL at the University of Tokyo 2023/01/03 Microchip Technology PIC32MX7 80 MHz 512 KiB internal ROM 128 KiB internal RAM 512 KiB FRAM None UART (RS422, RS485, LVTTL), SPI, I2C, GPIO (LVTTL), ADC
TOBC SPHERE-1 EYE Sony Group Corporation, ISSL at the University of Tokyo 2023/01/03 Microchip Technology PIC32MX7 30 MHz 512 KiB internal ROM 128 KiB internal RAM None None UART (LVTTL), I2C, GPIO (LVTTL), ADC
AOBC OPTIMAL-1 ArkEdge Space Inc. 2023/01/06
MOBC ONGLAISAT ISSL at the University of Tokyo - Renesas Electronics SH-2A 200 MHz 2.5 MiB internal ROM 128 KiB internal RAM, 8 MiB external SRAM 2 MiB MRAM 2 GiB NAND flash memory UART (RS422, LVTTL), CCSDS (LVTTL), GPIO (LVTTL), ADC [^1]
AOBC ONGLAISAT ISSL at the University of Tokyo - Microchip Technology PIC32MX7 80 MHz 512 KiB internal ROM 128 KiB internal RAM 512 KiB FRAM None UART (RS422, RS485, LVTTL), SPI, I2C, GPIO (LVTTL), ADC [^1]
TOBC ONGLAISAT ISSL at the University of Tokyo - Microchip Technology PIC32MX7 30 MHz 512 KiB internal ROM 128 KiB internal RAM None None UART (LVTTL), I2C, GPIO (LVTTL), ADC [^1]

[^1]: Ryo Suzumoto, et al. Improvement of C2A (Command-Centric Architecture) Reusability for Multiple Types of OBCs and Development of Continuous Integration Environment for Reliability of Flight Software. 33rd International Symposium on Space Technology and Science, 2022-f-58, 2022.

関連リンク

C2A 関連ツール

User 実装例

関連 crate

No runtime deps

~0–2.3MB
~38K SLoC